芯片特性
- 全自我知識產權8位指令集
- 8層10bit硬件堆棧
- 1Kx14b程序FLASH存儲空間(16bytes/page)
- 256x8b數(shù)據(jù)EEPROM(16bytes/page)
- 數(shù)據(jù)EEPROM可在應用編程
- 64x8b SRAM
- 1 x帶8位預分頻的定時器0
- 1 x帶8位預分頻的定時器2
- 帶7位預分頻的WDT,溢出頻率約為16ms~2048ms
- 上電延遲計數(shù)器PWRT
- 低功耗模式SLEEP
- 4個喚醒源,INT、端口變化中斷、WDT、數(shù)據(jù)EEPROM寫完成
- 內置高速RC振蕩器,較高頻率支持16M
- 內置低速RC振蕩器,32K模式
- 多6個通用IO
- 端口變化中斷,RA0~RA5
- 支持在系統(tǒng)編程ISP
- 支持在線調試
- 程序空間保護
- 業(yè)界寬工作電壓范圍:1.8V~ 5.5V
- 較大時鐘工作頻率:16MHz
FSYS=8MHz: 1.8V~2.7V
FSYS=16MHz: 2.7V~5.5V
管腳名 | 功能名 | 輸入信號類型 | 輸出信號類型 | 具體描述 | 上下拉 |
PA0/ICSPCLK | PA0 | TTL | CMOS | GPIO with IOC and WPU | 可配置上拉 |
ICSPCLK | ST | --- | Debug/燒錄模式串口clock信號 (Fmax=6MHz) |
| |
|
|
|
|
| |
|
|
|
|
| |
|
| --- |
|
| |
PA1/ICSPDAT | PA1 | TTL | CMOS | GPIO with IOC and WPU | 可配置上拉 |
ICSPDAT | TTL | CMOS | Debug/燒錄模式串口data信號 (Fmax=6MHz) |
| |
|
|
|
|
| |
|
|
|
|
| |
|
|
|
|
| |
PA2/T0CKI/INT | PA2 | TTL | CMOS | GPIO with IOC and WPU | 可配置上拉 |
T0CKI | TTL | --- | Timer 0源頭時鐘輸入 (Fmax=4MHz) |
| |
INT | TTL | --- | 外部中斷輸入 |
| |
PA3/MCLRB | PA3 | TTL | --- | Input only with IOC | 可配置上拉 |
MCLRB | TTL | --- | 外部復位輸入 |
| |
|
|
|
|
| |
PA4/CLKO | PA4 | TTL | CMOS | GPIO with IOC and WPU | 可配置上拉 |
CLKO | --- | CMOS | 測試時鐘輸出 (Fmax=10MHz) |
| |
PA5 | PA5 | TTL | CMOS | GPIO with IOC and WPU | 可配置上拉 |
注意:1. IOC:Interrupt on change,通用IO
2. WPU:Weak pullup